| TSTE70 |
Konstruktion av digitala system, 5 p
/Design of Digital Systems / |
||
OBS! |
Se särskild information för studenter på Socware programmet. |
||
Prel. schemalagd
tid: 78 |
|||
|
Utbildningsområde: Teknik Ämnesgrupp: Elektroteknik, datateknik. Nivå (A-D):C |
|||
|
Mål:
Kursen inkluderar metoder och verktyg för konstruktion och implementering av komplexa elektroniska system. Speciellt betonas konstruktionsprocessen. Specifikation av stora komplexa system måste vara exekverbara för att man skall undvika tolkningsproblem av specifikationen och för att möjliggöra estimeringar av prestanda. Beskrivningen måste sedan delas upp i mindre och mer detaljerade delar ner till en nivå där varje block kan direkt översättas i hårdvara. VHDL är ett språk som används för att beskriva digitala system. Modeller med olika grad av detaljrikedom kan blandas och exekveras för att undvika tolkningsfel och för att utföra prestandauppskattningar. VHDL passar också väl för automatisk översättning (syntes) av beskrivningar i RTL-nivån till grindnät. Det är emellertid viktigt att konstruktören är väl medveten om vilka principer dessa verktyg bygger på och vilka resultat som kan förväntas. Praktiskt arbete med syntesverktyg är därför viktigt för att förstå de problem och begränsningar som finns. Programmerbara kretsar såsom FPGA används allt oftare både för att ersätta ASICs som för att verifiera en konstruktion innan en ASIC tillverkas. |
|||
| Förkunskaper: (gäller studerande antagna till program som kursen ges inom, se 'För:' ovan) En grundläggande kurs i digitalteknik. En grundläggande kurs i programmering. OBS! Tillträdeskrav för icke programstudenter omfattar vanligen också tillträdeskrav för programmet och ev. tröskelkrav för progression inom programmet, eller motsvarande. |
|||
| Påbyggnadskurser TSTE02 Systemkonstruktion, CDIO |
|||
| Organisation: Förutom föreläsningar ingår en laborationsserie samt en projektuppgift. |
|||
| Kursinnehåll: Konstruktion av komplexa digitala system. Problemdefinition, specifikation, konstruktionsprocess. Komplexitet, uppdelning av system, validering. Hårdvarubeskrivande språk, introduktion till VHDL. Beteendebeskrivningar, modelleringstekniker, tidsfördröjning. Testbänkar och verifieringsmetoder. Hårda realtidssystem. Beräkningsegenskaper hos algoritmer, metoder för schemaläggning, resursallokering och tilldelning. Syntes av optmiala arkitekturer. Verktyg för konstruktion och simulering. Beskrivning av konstruktionsprocessen för logiksyntes, optimering för VLSI implementering. Snabb prototyptillverkning med FPGA. |
|||
| Kurslitteratur: Armstrong J., Gray F. G.: VHDL design representation and synthesis, Prentice-Hall 2000 |
|||
| Examination: | |||
| PRA1 LAB1 |
Projektarbete (U,G) Laborationsmoment (U,G) |
3,5 p 1,5 p |
|
| Kursen ger betyg Godkänd/Underkänd | |||
Undervisningsspråk är Svenska/engelska.
Institution: ISY.
Studierektor: Tomas Svensson
Examinator: Kent Palmkvist
Länk till kurshemsida på kursgivande institution
Ansvarig utbildningsnämnd: UND
Engelsk kursplan
Om inget annat anges ovan gäller betygsskala enligt avsnitt a8.5 i de gemensamma bestämmelserna.
Kursplanen gäller för 2004.
 |
||||||
| ||||||