| studiehandbok@lith | |
|
|
|
|
|
| TSTE70 | Konstruktion av digitala systen, 5 poäng /Design of Digital Systems / För: D3, IT3, Y3 | |
| Utbildningsområde: Teknik Ämnesgrupp: Elektroteknik | ||
| Fördjupningsnivå: C | ||
| Mål: Kursen inkluderar metoder och verktyg för konstruktion och implementering av komplexa elektroniska system. Speciellt betonas konstruktionsprocessen. Specifikation av stora komplexa system måste vara exekverbara för att man skall undvika tolkningsproblem av specifikationen och för att möjliggöra estimeringar av prestanda. Beskrivningen måste sedan delas upp i mindre och mer detaljerade delar ner till en nivå där varje block kan direkt översättas i hårdvara. VHDL är ett språk som används för att beskriva digitala system. Modeller med olika grad av detaljrikedom kan blandas och exekveras för att undvika tolkningsfel och för att utföra prestandauppskattningar. VHDL är passar också väl för automatisk översättning (syntes) av beskrivningar i RTL-nivån till grindnät. Det är emellertid viktigt att konstruktören är väl medveten om vilka principer dessa verktyg bygger på och vilka resultat som kan förväntas. Praktiskt arbete med syntesverktyg är därför viktigt för att förstå de problem och begränsningar som finns. Programmerbara kretsar såsom FPGA används allt oftare både för att ersätta ASICs som för att verifiera en konstruktion innan en ASIC tillverkas. Förkunskaper: En grundläggande kurs i digitalteknik.Organisation: Förutom föreläsningar ingår en laborationsserie samt en projektuppgift.Kursinnehåll: Konstruktion av komplexa digitala system. Problemdefinition, specifikation, konstruktionsprocess. Komplexitet, updelning av system, validering. Hårdvarubeskrivande språk, introduktion till VHDL. Beteendebeskrivningar, modelleringstekniker, tidsfördröjning. Testbänkar och verifieringsmetoder. Hårda realtidssystem. Beräkningsegenskaper hos algoritmer, metoder för schemaläggning, resursallokering och tilldelning. Syntes av optmiala arkitekturer. Verktyg för konstruktion och simulering. Beskrivning av konstruktionsprocessen för logiksyntes, optimering för VLSI implementering. Snabb prototyptillverkning med FPGA.Kurslitteratur: Armstrong J., Gray F. G.: "VHDL design representation and synthesis", Prentice-Hall 2000 | ||
| LAB1 | En laborationsserie, 1,5 p. | |
| PRA1 | Muntlig presentation av en projektrapport, 3,5 p. | |
Undervisningsspråk är Svenska eller engelska..
| |
|
|
 |
|||||
|
|
||||||
